SOI-Wafer

Kurzbeschreibung:

Der SOI-Wafer ist eine sandwichartige Struktur mit drei Schichten; Einschließlich der oberen Schicht (Geräteschicht), der Mitte der vergrabenen Sauerstoffschicht (für die isolierende SiO2-Schicht) und des unteren Substrats (Bulk-Silizium). SOI-Wafer werden mithilfe der SIMOX-Methode und der Wafer-Bonding-Technologie hergestellt, die dünnere und genauere Geräteschichten, eine gleichmäßige Dicke und eine geringe Defektdichte ermöglicht.

Senden Sie uns eine E-Mail

Produktdetails

Produkt-Tags

SOI-Wafer(1)

Anwendungsgebiet

1. Integrierter Hochgeschwindigkeitsschaltkreis

2. Mikrowellengeräte

3. Integrierte Hochtemperaturschaltung

4. Stromversorgungsgeräte

5. Integrierter Schaltkreis mit geringem Stromverbrauch

6. MEMS

7. Integrierte Niederspannungsschaltung

Artikel		Argument
Gesamt	Waferdurchmesser 晶圆尺寸(mm)	50/75/100/125/150/200 mm ± 25 um
	Bogen/Kette 翘曲度(	<10 um
	Partikel 颗粒度(	0,3 um<30 Stück
	Abflachungen/Kerbe 定位边/定位槽	Flach oder Kerbe
	Kantenausschluss 边缘去除(mm)	/
Geräteschicht 器件层	Geräteschichttyp/Dotierstoff 器件层掺杂类型	N-Typ/P-Typ B/ P/ Sb / As
	Ausrichtung auf Geräteebene 器件层晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Dicke der Geräteschicht 器件层厚度(um)	0,1 ~ 300 um
	Widerstand der Geräteschicht Ohm·cm	0,001~100.000 Ohm-cm
	Partikel der Geräteschicht 器件层颗粒度(	<30ea@0.3
	Geräteschicht TTV 器件层TTV(	<10 um
	Finish der Geräteebene 器件层表面处理	Poliert
KASTEN	Dicke des vergrabenen thermischen Oxids 埋氧层厚度(um)	50 nm (500 Å) ~ 15 um
Handle-Ebene 衬底	Behandeln Sie den Wafertyp/Dotierstoff 衬底层类型	N-Typ/P-Typ B/ P/ Sb / As
	Behandeln Sie die Waferausrichtung 衬底晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Behandeln Sie den Waferwiderstand Ohm·cm	0,001~100.000 Ohm-cm
	Behandeln Sie die Waferdicke 衬底厚度(um)	>100 um
	Griff in Wafer-Optik 衬底表面处理	Poliert
SOI-Wafer mit Zielspezifikationen können entsprechend den Kundenanforderungen angepasst werden.