SOI Wafer Silizium auf Isolator

Kurzbeschreibung:

Der SOI-Wafer (Silicon On Insulator) von Semicera bietet außergewöhnliche elektrische Isolierung und Leistung für fortschrittliche Halbleiteranwendungen. Diese Wafer sind auf höchste thermische und elektrische Effizienz ausgelegt und eignen sich ideal für integrierte Hochleistungsschaltkreise. Wählen Sie Semicera für Qualität und Zuverlässigkeit in der SOI-Wafer-Technologie.


Produktdetails

Produkt-Tags

Der SOI-Wafer (Silicon On Insulator) von Semicera ist für eine hervorragende elektrische Isolierung und thermische Leistung ausgelegt. Diese innovative Waferstruktur mit einer Siliziumschicht auf einer Isolierschicht sorgt für eine verbesserte Geräteleistung und einen geringeren Stromverbrauch und ist somit ideal für eine Vielzahl von High-Tech-Anwendungen.

Unsere SOI-Wafer bieten außergewöhnliche Vorteile für integrierte Schaltkreise, indem sie parasitäre Kapazitäten minimieren und die Geschwindigkeit und Effizienz der Geräte verbessern. Dies ist von entscheidender Bedeutung für die moderne Elektronik, wo hohe Leistung und Energieeffizienz sowohl für Verbraucher- als auch für Industrieanwendungen unerlässlich sind.

Semicera setzt fortschrittliche Fertigungstechniken ein, um SOI-Wafer mit gleichbleibender Qualität und Zuverlässigkeit herzustellen. Diese Wafer bieten eine hervorragende Wärmeisolierung und eignen sich daher für den Einsatz in Umgebungen, in denen die Wärmeableitung ein Problem darstellt, beispielsweise in elektronischen Geräten mit hoher Dichte und Energieverwaltungssystemen.

Der Einsatz von SOI-Wafern in der Halbleiterfertigung ermöglicht die Entwicklung kleinerer, schnellerer und zuverlässigerer Chips. Semiceras Engagement für Präzisionstechnik stellt sicher, dass unsere SOI-Wafer die hohen Standards erfüllen, die für Spitzentechnologien in Bereichen wie Telekommunikation, Automobil und Unterhaltungselektronik erforderlich sind.

Wenn Sie sich für den SOI-Wafer von Semicera entscheiden, investieren Sie in ein Produkt, das den Fortschritt elektronischer und mikroelektronischer Technologien unterstützt. Unsere Wafer sind auf verbesserte Leistung und Haltbarkeit ausgelegt, tragen zum Erfolg Ihrer High-Tech-Projekte bei und stellen sicher, dass Sie an der Spitze der Innovation bleiben.

Artikel

Produktion

Forschung

Dummy

Kristallparameter

Polytypie

4H

Fehler bei der Oberflächenausrichtung

<11-20 >4±0,15°

Elektrische Parameter

Dotierstoff

Stickstoff vom n-Typ

Widerstand

0,015–0,025 Ohm·cm

Mechanische Parameter

Durchmesser

150,0 ± 0,2 mm

Dicke

350 ± 25 μm

Primäre flache Ausrichtung

[1-100]±5°

Primäre flache Länge

47,5 ± 1,5 mm

Zweitwohnung

Keiner

TTV

≤5 μm

≤10 μm

≤15 μm

LTV

≤3 μm (5 mm * 5 mm)

≤5 μm (5 mm * 5 mm)

≤10 μm (5 mm * 5 mm)

Bogen

-15μm ~ 15μm

-35μm ~ 35μm

-45μm ~ 45μm

Kette

≤35 μm

≤45 μm

≤55 μm

Rauheit der Vorderseite (Si-Fläche) (AFM)

Ra≤0,2nm (5μm*5μm)

Struktur

Mikrorohrdichte

<1 ea/cm2

<10 ea/cm2

<15 ea/cm2

Metallverunreinigungen

≤5E10Atome/cm2

NA

BPD

≤1500 ea/cm2

≤3000 ea/cm2

NA

TSD

≤500 ea/cm2

≤1000 ea/cm2

NA

Vordere Qualität

Front

Si

Oberflächenbeschaffenheit

Si-Face-CMP

Partikel

≤60 Stück pro Wafer (Größe ≥ 0,3 μm)

NA

Kratzer

≤5ea/mm. Kumulierte Länge ≤Durchmesser

Kumulierte Länge ≤ 2 * Durchmesser

NA

Orangenschale/Kerne/Flecken/Streifen/Risse/Verunreinigung

Keiner

NA

Kantensplitter/Einkerbungen/Bruch/Sechskantplatten

Keiner

Polytypiebereiche

Keiner

Kumulierte Fläche ≤ 20 %

Kumulierte Fläche ≤ 30 %

Lasermarkierung vorne

Keiner

Zurück Qualität

Hinterer Abschluss

C-Gesichts-CMP

Kratzer

≤5ea/mm, Gesamtlänge≤2*Durchmesser

NA

Mängel an der Rückseite (Kantenabsplitterungen/Einkerbungen)

Keiner

Rückenrauheit

Ra≤0,2nm (5μm*5μm)

Lasermarkierung auf der Rückseite

1 mm (ab Oberkante)

Rand

Rand

Fase

Verpackung

Verpackung

Epi-ready mit Vakuumverpackung

Verpackung für Multi-Wafer-Kassetten

*Hinweise: „NA“ bedeutet keine Anfrage. Nicht erwähnte Artikel beziehen sich möglicherweise auf SEMI-STD.

tech_1_2_size
SiC-Wafer

  • Vorherige:
  • Nächste: