Die Verpackungstechnik ist einer der wichtigsten Prozesse in der Halbleiterindustrie. Je nach Form des Pakets kann es in Sockelpaket, Oberflächenmontagepaket, BGA-Paket, Chip-Size-Paket (CSP), Einzelchip-Modulpaket (SCM, Lücke zwischen der Verkabelung auf der Leiterplatte (PCB)) unterteilt werden. und die Platinen-Pad-Übereinstimmungen des integrierten Schaltkreises (IC), Multi-Chip-Modulpaket (MCM, das heterogene Chips integrieren kann), Wafer-Level-Paket (WLP, einschließlich Fan-Out-Wafer-Level-Paket (FOWLP), Mikro-Oberflächenmontagekomponenten (microSMD). ), usw.), dreidimensionales Paket (Micro-Bump-Verbindungspaket, TSV-Verbindungspaket usw.), Systempaket (SIP), Chipsystem (SOC).
Die Formen der 3D-Verpackung werden hauptsächlich in drei Kategorien unterteilt: vergrabener Typ (Vergraben des Geräts in einer mehrschichtigen Verdrahtung oder vergraben im Substrat), aktiver Substrattyp (Integration von Siliziumwafern: Integrieren Sie zunächst die Komponenten und das Wafersubstrat, um ein aktives Substrat zu bilden ; dann mehrschichtige Verbindungsleitungen anordnen und andere Chips oder Komponenten auf der obersten Schicht montieren) und gestapelter Typ (mit Siliziumwafern gestapelte Siliziumwafer, mit Siliziumwafern gestapelte Chips und mit Chips gestapelte Chips).
Zu den 3D-Verbindungsmethoden gehören Drahtbonden (WB), Flip-Chip (FC), Through Silicon Via (TSV), Filmleiter usw.
TSV realisiert eine vertikale Verbindung zwischen Chips. Da die vertikale Verbindungsleitung den kürzesten Abstand und eine höhere Festigkeit aufweist, ist es einfacher, Miniaturisierung, hohe Dichte, hohe Leistung und multifunktionale Verpackung mit heterogener Struktur zu realisieren. Gleichzeitig können auch Chips unterschiedlicher Materialien miteinander verbunden werden;
Derzeit gibt es zwei Arten von Mikroelektronik-Herstellungstechnologien, die das TSV-Verfahren nutzen: dreidimensionale Schaltkreisverpackung (3D-IC-Integration) und dreidimensionale Siliziumverpackung (3D-Si-Integration).
Der Unterschied zwischen den beiden Formen besteht darin:
(1) Beim 3D-Schaltkreis-Packaging müssen die Chip-Elektroden zu Bumps verarbeitet werden, und die Bumps werden miteinander verbunden (durch Kleben, Schmelzen, Schweißen usw. verbunden), während beim 3D-Silizium-Packaging eine direkte Verbindung zwischen Chips erfolgt (Bindung zwischen Oxiden und Cu). -Cu-Bindung).
(2) 3D-Schaltungsintegrationstechnologie kann durch Bonden zwischen Wafern (3D-Schaltungsverpackung, 3D-Siliziumverpackung) erreicht werden, während Chip-zu-Chip-Bonding und Chip-zu-Wafer-Bonding nur durch 3D-Schaltungsverpackung erreicht werden können.
(3) Es gibt Lücken zwischen den Chips, die durch den 3D-Schaltungsverpackungsprozess integriert werden, und dielektrische Materialien müssen gefüllt werden, um die Wärmeleitfähigkeit und den Wärmeausdehnungskoeffizienten des Systems anzupassen und die Stabilität der mechanischen und elektrischen Eigenschaften des Systems sicherzustellen; Es gibt keine Lücken zwischen den durch den 3D-Siliziumverpackungsprozess integrierten Chips, und der Stromverbrauch, das Volumen und das Gewicht des Chips sind gering und die elektrische Leistung ist ausgezeichnet.
Der TSV-Prozess kann einen vertikalen Signalpfad durch das Substrat aufbauen und die RDL auf der Ober- und Unterseite des Substrats verbinden, um einen dreidimensionalen Leiterpfad zu bilden. Daher ist der TSV-Prozess einer der wichtigen Eckpfeiler für den Aufbau einer dreidimensionalen passiven Gerätestruktur.
Entsprechend der Reihenfolge zwischen dem Front-End-of-Line (FEOL) und dem Back-End-of-Line (BEOL) kann der TSV-Prozess in drei Hauptfertigungsprozesse unterteilt werden, nämlich Via First (ViaFirst), Via Middle (Via Middle) und via last (Via Last) Prozess, wie in der Abbildung gezeigt.
1. Durch Ätzverfahren
Der Durchkontaktierungsätzprozess ist der Schlüssel zur Herstellung der TSV-Struktur. Die Wahl eines geeigneten Ätzverfahrens kann die mechanische Festigkeit und die elektrischen Eigenschaften von TSV effektiv verbessern und darüber hinaus die Gesamtzuverlässigkeit dreidimensionaler TSV-Geräte verbessern.
Derzeit gibt es vier gängige TSV-Verfahren mittels Ätzverfahren: Deep Reactive Ion Etching (DRIE), Nassätzen, photounterstütztes elektrochemisches Ätzen (PAECE) und Laserbohren.
(1) Deep Reactive Ion Etching (DRIE)
Das tiefe reaktive Ionenätzen, auch DRIE-Verfahren genannt, ist das am häufigsten verwendete TSV-Ätzverfahren, das hauptsächlich zur Realisierung von TSV-Durchkontaktierungsstrukturen mit hohem Aspektverhältnis verwendet wird. Herkömmliche Plasmaätzverfahren können im Allgemeinen nur eine Ätztiefe von mehreren Mikrometern erreichen, bei geringer Ätzrate und mangelnder Selektivität der Ätzmaske. Auf dieser Basis hat Bosch entsprechende Prozessverbesserungen vorgenommen. Durch die Verwendung von SF6 als reaktives Gas und die Freisetzung von C4F8-Gas während des Ätzprozesses als Passivierungsschutz für die Seitenwände eignet sich der verbesserte DRIE-Prozess zum Ätzen von Durchkontaktierungen mit hohem Aspektverhältnis. Daher wird es nach seinem Erfinder auch Bosch-Verfahren genannt.
Die folgende Abbildung ist ein Foto einer Durchkontaktierung mit hohem Aspektverhältnis, die durch Ätzen im DRIE-Prozess gebildet wurde.
Obwohl das DRIE-Verfahren aufgrund seiner guten Steuerbarkeit im TSV-Verfahren weit verbreitet ist, besteht sein Nachteil darin, dass die Ebenheit der Seitenwände schlecht ist und sich wellenförmige Falten bilden. Dieser Fehler ist beim Ätzen von Durchkontaktierungen mit hohem Aspektverhältnis schwerwiegender.
(2) Nassätzen
Beim Nassätzen wird eine Kombination aus Maske und chemischem Ätzen zum Ätzen von Durchgangslöchern verwendet. Die am häufigsten verwendete Ätzlösung ist KOH, mit der die nicht durch die Maske geschützten Stellen auf dem Siliziumsubstrat geätzt werden können, wodurch die gewünschte Durchgangslochstruktur entsteht. Nassätzen ist das am frühesten entwickelte Verfahren zum Durchlochätzen. Da seine Prozessschritte und die erforderliche Ausrüstung relativ einfach sind, eignet es sich für die Massenproduktion von TSV zu geringen Kosten. Der chemische Ätzmechanismus bestimmt jedoch, dass das durch dieses Verfahren gebildete Durchgangsloch von der Kristallorientierung des Siliziumwafers beeinflusst wird, wodurch das geätzte Durchgangsloch nicht vertikal ist, sondern ein klares Phänomen mit breiter Oberseite und schmaler Unterseite aufweist. Dieser Mangel schränkt die Anwendung des Nassätzens bei der TSV-Herstellung ein.
(3) Fotounterstütztes elektrochemisches Ätzen (PAECE)
Das Grundprinzip des fotounterstützten elektrochemischen Ätzens (PAECE) besteht darin, mithilfe von ultraviolettem Licht die Erzeugung von Elektron-Loch-Paaren zu beschleunigen und so den elektrochemischen Ätzprozess zu beschleunigen. Verglichen mit dem weit verbreiteten DRIE-Prozess eignet sich der PAECE-Prozess besser zum Ätzen von Durchgangslochstrukturen mit extrem großem Aspektverhältnis von mehr als 100:1, sein Nachteil besteht jedoch darin, dass die Steuerbarkeit der Ätztiefe schwächer ist als bei DRIE, und seine Technologie kann möglicherweise sein erfordern weitere Forschung und Prozessverbesserung.
(4) Laserbohren
Unterscheidet sich von den oben genannten drei Methoden. Das Laserbohrverfahren ist ein rein physikalisches Verfahren. Es nutzt hauptsächlich hochenergetische Laserstrahlung, um das Substratmaterial im angegebenen Bereich zu schmelzen und zu verdampfen, um die Durchgangslochkonstruktion von TSV physikalisch zu realisieren.
Das durch Laserbohren gebildete Durchgangsloch hat ein hohes Seitenverhältnis und die Seitenwand ist grundsätzlich vertikal. Da beim Laserbohren jedoch tatsächlich lokale Erwärmung zur Bildung des Durchgangslochs zum Einsatz kommt, wird die Lochwand des TSV durch thermische Schäden negativ beeinflusst und die Zuverlässigkeit verringert.
2. Prozess der Abscheidung der Linerschicht
Eine weitere Schlüsseltechnologie zur Herstellung von TSV ist der Liner-Layer-Depositionsprozess.
Der Prozess der Abscheidung der Linerschicht wird durchgeführt, nachdem das Durchgangsloch geätzt wurde. Die abgeschiedene Linerschicht ist im Allgemeinen ein Oxid wie SiO2. Die Auskleidungsschicht befindet sich zwischen dem Innenleiter des TSV und dem Substrat und dient hauptsächlich der Isolierung von Gleichstromlecks. Neben der Abscheidung von Oxiden sind auch Barriere- und Keimschichten für die Leiterfüllung im nächsten Prozess erforderlich.
Die hergestellte Linerschicht muss die folgenden zwei Grundanforderungen erfüllen:
(1) Die Durchbruchspannung der Isolierschicht sollte den tatsächlichen Arbeitsanforderungen des TSV entsprechen;
(2) Die abgeschiedenen Schichten sind sehr konsistent und weisen eine gute Haftung untereinander auf.
Die folgende Abbildung zeigt ein Foto der Linerschicht, die durch plasmaunterstützte chemische Gasphasenabscheidung (PECVD) abgeschieden wurde.
Der Abscheidungsprozess muss für verschiedene TSV-Herstellungsprozesse entsprechend angepasst werden. Für den Front-Through-Hole-Prozess kann ein Hochtemperatur-Abscheidungsprozess eingesetzt werden, um die Qualität der Oxidschicht zu verbessern.
Eine typische Hochtemperaturabscheidung kann auf Tetraethylorthosilikat (TEOS) in Kombination mit einem thermischen Oxidationsprozess basieren, um eine hochkonsistente, hochwertige SiO2-Isolierschicht zu bilden. Da der BEOL-Prozess während der Abscheidung abgeschlossen wurde, ist für den mittleren Durchgangsloch- und Back-Through-Hole-Prozess ein Niedertemperaturverfahren erforderlich, um die Kompatibilität mit BEOL-Materialien sicherzustellen.
Unter dieser Bedingung sollte die Abscheidungstemperatur auf 450 °C begrenzt werden, einschließlich der Verwendung von PECVD zur Abscheidung von SiO2 oder SiNx als Isolierschicht.
Eine weitere gängige Methode ist die Atomlagenabscheidung (ALD) zur Abscheidung von Al2O3, um eine dichtere Isolierschicht zu erhalten.
3. Metallfüllprozess
Der TSV-Füllprozess wird unmittelbar nach dem Liner-Ablagerungsprozess durchgeführt, einer weiteren Schlüsseltechnologie, die die Qualität von TSV bestimmt.
Zu den Materialien, die gefüllt werden können, gehören je nach verwendetem Prozess dotiertes Polysilizium, Wolfram, Kohlenstoffnanoröhren usw. Am weitesten verbreitet ist jedoch immer noch galvanisch beschichtetes Kupfer, da sein Prozess ausgereift ist und seine elektrische und thermische Leitfähigkeit relativ hoch ist.
Entsprechend dem Verteilungsunterschied seiner Galvanisierungsrate im Durchgangsloch kann es hauptsächlich in subkonforme, konforme, superkonforme und Bottom-up-Elektroplattierungsverfahren unterteilt werden, wie in der Abbildung dargestellt.
Subkonforme Galvanisierung wurde hauptsächlich in der frühen Phase der TSV-Forschung eingesetzt. Wie in Abbildung (a) dargestellt, sind die durch Elektrolyse bereitgestellten Cu-Ionen oben konzentriert, während der Boden nicht ausreichend ergänzt wird, was dazu führt, dass die Galvanisierungsrate oben im Durchgangsloch höher ist als unten. Daher wird die Oberseite des Durchgangslochs im Voraus verschlossen, bevor es vollständig gefüllt ist, und es bildet sich im Inneren ein großer Hohlraum.
Das schematische Diagramm und das Foto der konformen Galvanisierungsmethode sind in Abbildung (b) dargestellt. Durch die Sicherstellung einer gleichmäßigen Ergänzung von Cu-Ionen ist die Galvanisierungsrate an jeder Position im Durchgangsloch grundsätzlich gleich, so dass nur eine Naht im Inneren verbleibt und das Hohlraumvolumen viel kleiner ist als das der subkonformen Galvanisierungsmethode es ist weit verbreitet.
Um einen hohlraumfreien Fülleffekt weiter zu erreichen, wurde das superkonforme Galvanisierungsverfahren vorgeschlagen, um das konforme Galvanisierungsverfahren zu optimieren. Wie in Abbildung (c) gezeigt, ist durch die Steuerung der Zufuhr von Cu-Ionen die Füllrate am Boden etwas höher als an anderen Positionen, wodurch der Stufengradient der Füllrate von unten nach oben optimiert wird, um die verbleibende Naht vollständig zu beseitigen durch das konforme Galvanisierungsverfahren, um eine vollständig hohlraumfreie Metallkupferfüllung zu erreichen.
Das Bottom-up-Galvanikverfahren kann als Sonderfall des superkonformen Verfahrens betrachtet werden. In diesem Fall wird die Elektroplattierungsrate mit Ausnahme des Bodens auf Null gedrückt, und nur die Elektroplattierung wird schrittweise von unten nach oben durchgeführt. Zusätzlich zu dem Vorteil der Hohlraumfreiheit der konformen Galvanisierungsmethode kann diese Methode auch die gesamte Galvanisierungszeit effektiv verkürzen und wurde daher in den letzten Jahren umfassend untersucht.
4. RDL-Prozesstechnologie
Das RDL-Verfahren ist eine unverzichtbare Basistechnologie im dreidimensionalen Verpackungsprozess. Durch diesen Prozess können Metallverbindungen auf beiden Seiten des Substrats hergestellt werden, um den Zweck der Port-Umverteilung oder Verbindung zwischen Paketen zu erreichen. Daher wird das RDL-Verfahren häufig in Fan-In-Fan-Out- oder 2,5D/3D-Verpackungssystemen eingesetzt.
Beim Aufbau dreidimensionaler Geräte wird normalerweise der RDL-Prozess verwendet, um TSV zu verbinden und so eine Vielzahl dreidimensionaler Gerätestrukturen zu realisieren.
Derzeit gibt es zwei Haupt-RDL-Prozesse. Die erste basiert auf lichtempfindlichen Polymeren und wird mit Kupfergalvanisierungs- und Ätzverfahren kombiniert; Die andere wird mithilfe des Cu-Damaskus-Verfahrens in Kombination mit PECVD und dem chemisch-mechanischen Polierverfahren (CMP) umgesetzt.
Im Folgenden werden die Hauptprozesspfade dieser beiden RDLs vorgestellt.
Der auf lichtempfindlichem Polymer basierende RDL-Prozess ist in der Abbildung oben dargestellt.
Zuerst wird durch Rotation eine Schicht PI- oder BCB-Kleber auf die Oberfläche des Wafers aufgetragen. Nach dem Erhitzen und Aushärten werden mithilfe eines Fotolithographieprozesses Löcher an der gewünschten Position geöffnet, und anschließend wird geätzt. Anschließend werden nach dem Entfernen des Fotolacks Ti und Cu durch einen physikalischen Gasphasenabscheidungsprozess (PVD) als Barriereschicht bzw. Keimschicht auf den Wafer gesputtert. Als nächstes wird die erste RDL-Schicht auf der freigelegten Ti/Cu-Schicht durch eine Kombination von Photolithographie- und Galvanisierungs-Cu-Prozessen hergestellt. Anschließend wird der Fotolack entfernt und überschüssiges Ti und Cu weggeätzt. Wiederholen Sie die obigen Schritte, um eine mehrschichtige RDL-Struktur zu bilden. Diese Methode wird derzeit in der Industrie häufiger eingesetzt.
Eine weitere Methode zur Herstellung von RDL basiert hauptsächlich auf dem Cu-Damaskus-Prozess, der PECVD- und CMP-Prozesse kombiniert.
Der Unterschied zwischen dieser Methode und dem auf lichtempfindlichem Polymer basierenden RDL-Verfahren besteht darin, dass im ersten Schritt der Herstellung jeder Schicht PECVD verwendet wird, um SiO2 oder Si3N4 als Isolierschicht abzuscheiden, und dann durch Photolithographie ein Fenster auf der Isolierschicht gebildet wird reaktives Ionenätzen, Ti/Cu-Barriere-/Keimschicht und Leiterkupfer werden jeweils gesputtert, und dann wird die Leiterschicht durch einen CMP-Prozess auf die erforderliche Dicke verdünnt, d. h. eine Schicht aus RDL oder Es entsteht eine Durchgangslochschicht.
Die folgende Abbildung ist ein schematisches Diagramm und ein Foto des Querschnitts eines mehrschichtigen RDL, das auf der Grundlage des Cu-Damaskus-Prozesses hergestellt wurde. Es ist zu beobachten, dass TSV zuerst mit der Durchgangslochschicht V01 verbunden und dann von unten nach oben in der Reihenfolge RDL1, Durchgangslochschicht V12 und RDL2 gestapelt wird.
Jede RDL-Schicht oder Durchgangslochschicht wird nacheinander gemäß dem oben genannten Verfahren hergestellt.Da das RDL-Verfahren die Verwendung eines CMP-Verfahrens erfordert, sind seine Herstellungskosten höher als die des RDL-Verfahrens auf Basis lichtempfindlicher Polymere, sodass seine Anwendung relativ gering ist.
5. IPD-Prozesstechnologie
Für die Herstellung dreidimensionaler Geräte bietet der IPD-Prozess neben der direkten On-Chip-Integration auf MMIC einen weiteren flexibleren technischen Weg.
Integrierte passive Geräte, auch als IPD-Prozess bekannt, integrieren jede Kombination passiver Geräte, einschließlich On-Chip-Induktivitäten, Kondensatoren, Widerstände, Balun-Wandler usw., auf einem separaten Substrat, um eine passive Gerätebibliothek in Form einer Transferplatine zu bilden, die dies kann je nach Designanforderungen flexibel abrufbar.
Da beim IPD-Prozess passive Geräte hergestellt und direkt auf dem Transferboard integriert werden, ist der Prozessablauf einfacher und kostengünstiger als die On-Chip-Integration von ICs und kann vorab als passive Gerätebibliothek in Massenproduktion hergestellt werden.
Für die Herstellung dreidimensionaler passiver TSV-Geräte kann IPD die Kostenbelastung durch dreidimensionale Verpackungsprozesse, einschließlich TSV und RDL, effektiv ausgleichen.
Ein weiterer Vorteil von IPD ist neben den Kostenvorteilen die hohe Flexibilität. Eine der Flexibilität von IPD spiegelt sich in den vielfältigen Integrationsmethoden wider, wie in der folgenden Abbildung dargestellt. Zusätzlich zu den beiden grundlegenden Methoden der direkten Integration von IPD in das Gehäusesubstrat durch den Flip-Chip-Prozess, wie in Abbildung (a) gezeigt, oder den Bondprozess, wie in Abbildung (b) gezeigt, kann eine weitere IPD-Schicht auf einer Schicht integriert werden von IPD, wie in den Abbildungen (c)-(e) gezeigt, um eine größere Auswahl an passiven Gerätekombinationen zu erreichen.
Gleichzeitig kann das IPD, wie in Abbildung (f) gezeigt, weiterhin als Adapterplatine verwendet werden, um den integrierten Chip direkt darauf zu vergraben und so direkt ein Verpackungssystem mit hoher Dichte aufzubauen.
Bei der Verwendung von IPD zum Aufbau dreidimensionaler passiver Geräte können auch der TSV-Prozess und der RDL-Prozess verwendet werden. Der Prozessablauf ist im Wesentlichen der gleiche wie bei der oben genannten Verarbeitungsmethode für die On-Chip-Integration und wird nicht wiederholt. Der Unterschied besteht darin, dass der Integrationsgegenstand vom Chip auf die Adapterplatine geändert wird und daher keine Notwendigkeit besteht, die Auswirkungen des dreidimensionalen Verpackungsprozesses auf den aktiven Bereich und die Verbindungsschicht zu berücksichtigen. Dies führt darüber hinaus zu einer weiteren wichtigen Flexibilität von IPD: Eine Vielzahl von Substratmaterialien kann entsprechend den Designanforderungen passiver Geräte flexibel ausgewählt werden.
Die für IPD verfügbaren Substratmaterialien sind nicht nur gängige Halbleitersubstratmaterialien wie Si und GaN, sondern auch Al2O3-Keramik, gemeinsam gebrannte Niedertemperatur-/Hochtemperaturkeramik, Glassubstrate usw. Diese Funktion erweitert effektiv die Designflexibilität von Passiv von IPD integrierte Geräte.
Beispielsweise kann die von IPD integrierte dreidimensionale passive Induktorstruktur ein Glassubstrat verwenden, um die Leistung des Induktors effektiv zu verbessern. Im Gegensatz zum TSV-Konzept werden die auf dem Glassubstrat angebrachten Durchgangslöcher auch als Through-Glass-Vias (TGV) bezeichnet. Das Foto des dreidimensionalen Induktors, der auf Basis der IPD- und TGV-Prozesse hergestellt wurde, ist in der folgenden Abbildung dargestellt. Da der spezifische Widerstand des Glassubstrats viel höher ist als der von herkömmlichen Halbleitermaterialien wie Si, weist der dreidimensionale TGV-Induktor bessere Isolationseigenschaften auf, und der durch den parasitären Effekt des Substrats bei hohen Frequenzen verursachte Einfügungsverlust ist viel geringer als der von der herkömmliche dreidimensionale TSV-Induktor.
Andererseits können Metall-Isolator-Metall-Kondensatoren (MIM) auch durch einen Dünnschichtabscheidungsprozess auf dem Glassubstrat IPD hergestellt und mit dem dreidimensionalen TGV-Induktor verbunden werden, um eine dreidimensionale passive Filterstruktur zu bilden. Daher verfügt der IPD-Prozess über ein breites Anwendungspotenzial für die Entwicklung neuer dreidimensionaler passiver Bauelemente.
Zeitpunkt der Veröffentlichung: 12. November 2024